본문 바로가기
IT 이론/컴퓨터구조

중앙처리장치(CPU)의 구성과 레지스터

by 아이들링 id 2014. 5. 24.
반응형

CPU는 제어장치와 연산장치로 구성되어 있다.


제어장치 (CU : Control Unit) 

명령을 꺼내서 해독하고, 시스템 전체에 지시 신호를 내는 것 (제어기능)

  • 메모리 주소 레지스터(MAR) : 주기억장치내에 출입하는 데이터의 번지를 기억
  • 메모리 버퍼 레지스터(MBR) : 주기억장치내에 출입하는 데이터가 잠시 저장
  • 프로그램 카운터(PC : Program Counter) : 다음에 실행할 명령어들의 번지를 보관
  • 명령 레지스터(IR : Instruction Register) : 현재 실행중인 명령어를 임시 보관
  • 명령 해독기(Decoder) : 명령 레지스터에 있는 명령을 해독하는 회로
  • 부호기(Encoder) : 해독된 명령어를 신호로 생성하는 회로
  • 번지 레지스터(Address Register) : 주기억장치의 번지를 기억

                       


연산장치(ALU : Arithmetic Logic Unit) 

실제 연산하는 장치 (연산기능)

  • 가산기(Adder) : 누산기와 데이터ㅔ지스터에 보관된 값을 더하는 회로
  • 누산기(Accumulator) : 연산의 결과를 일시적으로 보관
  • 보수기(Complementor) : 뺄셈을 위해 보수로 변환
  • 데이터 레지스터 : 연산에 사용될 데이터를 기억
  • 상태 레지스터 : 연산 중 발생되느 이벤트 상태를 기억
  • 인덱스 레지스터 : 주소 변경을 위해 사용되는 레지스터



레지스터(Register) 

CPU 속에서 일시적으로 값을 기억하는 임시기억장소 (기억기능)

  • 레지스터는 워드를 구성하는 비트 개수만큼의 플립플롭으로 구성된다.
  • 여러 개의 플립플롭은 공동 클록의 입력에 의해 동시에 여러비트의 입력 자료가 저장된다.
  • 레지스터에 사용되는 플립플롭은 RS플립플롭이 적당하다.
  • 레지스터를 구성하는 플립플롭은 저장하는 값을 임의로 설정하기 위해 별도의 입력단자를 추가할 수 있으며, 저장값을 0으로 하는 것을 설정해재(CLR)라 한다.


버스(BUS) 

장치들 간 상호 필요한 정보를 교환하기 위해 연결하는 공동의 전송선 (전달기능)

 - Address Bus, Data Bus (양방향성), Control Bus





반응형

댓글0